CLIPPEDIMAGE= JP02000164883A

PAT-NO: JP02000164883A

DOCUMENT-IDENTIFIER: JP 2000164883 A

TITLE: MANUFACTURE OF THIN-FILM INSULATING GATE SEMICONDUCTOR

DEVICE

PUBN-DATE: June 16, 2000

INVENTOR-INFORMATION:

NAME COUNTRY
YAMAZAKI, SHUNPEI N/A
TAKEMURA, YASUHIKO

N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY SEMICONDUCTOR ENERGY LAB CO LTD N/A

APPL-NO: JP11004760

APPL-DATE: March 25, 1992

INT-CL (IPC): H01L029/786; H01L021/336

#### ABSTRACT:

PROBLEM TO BE SOLVED: To simplify a process and improve a yield, by forming an

by forming an

amorphous silicon insulating film as a mask on a gate electrode which is formed

on a surface of an insulating substrate, doping impurities through the remained

mask, and forming a polycrystalline source and a drain area.

SOLUTION: A gate electrode 102 is patterned on a heat-resistant non-alkaline

glass substrate 101 through a mask (1). If necessary, an oxide film 103 is

formed on a surface of the gate electrode to improve insulation, and then, a

gate insulating film 104 is formed. Subsequently, an amorphous, semi-amorphous, microcrystalline, polycrystalline, or an intermediate type

silicon thin film is formed. The film is patterned through a mask (2) to form  $\hfill \hfill \hfill$ 

a semiconductor area 105. And then, a coating is formed, which acts as a mask

upon receiving a laser beam. For instance, a silicon nitride film containing a

large amount of silicon is formed and patterned through a mask (3). In this

state, an impurity area 108 is selectively formed on the semiconductor area 105 by ion implantation or ion doping.

COPYRIGHT: (C) 2000, JPO

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-164883

(P2000-164883A)

(43)公開日 平成12年6月16日(2000.6.16)

(51	)Int	.CL'

#### 證別配号

FΙ

テーマコート\*(参考)

H01L 29/788 21/336 H01L 29/78

627G 5F110

612A

616L

#### 審査請求 有 請求項の数3 OL (全 12 頁)

(21)出願番号

特膜平11-4760

(62)分割の表示

特膜平4-98805の分割

(22)出願日

平成4年3月25日(1992.3.25)

(71)出頭人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72) 発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 竹村 保彦

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(74)代理人 100095061

弁理士 加藤 恭介


最終頁に続く


### 


#### (57)【要約】

【課 題】 逆スタガー型の薄膜トランジスタにおいて、作製工程の簡略化、および品質の優れた薄膜トランジスタを得ることを目的とする。

【解決手段】 絶縁基板上にゲイト電極を形成し、その上にゲイト絶縁膜が形成される。当該ゲイト絶縁膜上には、非晶質珪素膜が形成された後、不純物ドープを行う。次に、前記非晶質珪素膜にレーザを照射して、多結晶化されたソース領域およびドレイン領域が形成される。







10/04/2001, EAST Version: 1.02.0008

#### 【特許請求の範囲】

【請求項1】 絶縁表面上に薄膜状絶縁ゲイト型半導体 装置を作製する方法において、

絶縁表面上にゲイト電極を形成し、前記ゲイト電極の上 にゲイト絶縁膜を形成し、前記ゲイト絶縁膜の上に非晶 質珪素膜を形成し、前記非晶質珪素膜の上にマスクを形 成し、当該マスクを残存させた状態で前記非晶質珪素膜 に不純物ドープを行い、次いでレーザ光を前記非晶質珪 素膜に照射することで多結晶化したソース領域およびド 状絶縁ゲイト型半導体装置の作製方法。

【請求項2】 絶縁表面上に薄膜状絶縁ゲイト型半導体 装置を作製する方法において、

絶縁表面上にゲイト電極を形成し、前記ゲイト電極の上 にゲイト絶縁膜を形成し、前記ゲイト絶縁膜の上に非晶 質珪素膜を形成し、前記非晶質珪素膜の上にマスクを形 成し、当該マスクを残存させた状態で前記非晶質珪梁膜 に不純物ドープを行い、次いでレーザ光を前記非晶質珪 素膜に照射することで多結晶化したソース領域およびド レイン領域を形成した後に前記マスクを除去する方法を 20 含むことを特徴とする薄膜状絶縁ゲイト型半導体装置の 作製方法。

【請求項3】 前記ゲイト電極は、陽極酸化によって陽 極酸化膜が形成されいることを特徴とする請求項1又は 請求項2に記載の薄膜状絶縁ゲイト型電界効果半導体装 置の作製方法。

# 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、MIS (Metal-In sulator-Semiconductor:金属一絶縁体-半導体)型半導 30 用いられる。 体装置、特にMISトランジスタの作製方法に関する。 特に、本発明は、絶縁基板上に形成された薄膜上のMI S型半導体装置、薄膜トランジスタ(TFT)の作製方 法に関し、なかでも、チャネル形成領域が、ゲイト電極 の上方に位置する、いわゆる逆スタガー型の構造を有す るMIS型半導体装置の作製方法に関するものである。 本発明の利用しうる分野としては、絶縁基板上に形成さ れた半導体集積回路、例えば液晶表示装置に用いられる アクティブマトリクス型回路やイメージセンサーの駆動 回路等である.

# [0002]

【従来の技術】近年、絶縁基板上に薄膜状のMIS型半 導体装置を形成した装置をもちいることがある。例え ば、アクティブマトリクス型液晶表示装置等である。現 在、市販されているアクティブマトリクス型回路は、T FTを利用したものと、MIM等のダイオードを利用し たものがある。特に、前者は高品位な画像が得られると して近年、さかんに製造されている。

【0003】TFTを利用したアクティブマトリクス回

Tと、アモルファスシリコンのようなアモルファス半導 体を利用したTFTが知られている。後者は作製プロセ ス上の問題から、大画面のものは作製が困難であり、大 画面用には350℃以下のプロセス温度で作製できる後 者が主として用いられる。

【0004】図2には従来のアモルファスシリコンTF T(逆スタガー型)の作製工程を示す。基板201とし ては、コーニング7059等の耐熱性のある無アルカリ ガラスが使用される。アモルファスシリコンTFTのプ レイン領域を形成する方法を含むことを特徴とする薄膜 10 ロセスの最高温度は、350℃程度であるので、この温 度に耐えられるだけの材料が必要である。特に、液晶表 示パネルとして使用する場合には、熱処理によって歪む ことがないような耐熱性と高いガラス転移温度が必要で ある。コーニング7059の場合には、このガラス転移 温度が600℃弱なので条件を満たす。

> 【0005】また、TFTの動作を安定にするために は、ナトリウムのような可動イオンが基板中に含まれて いることは望ましくない。 コーニング7059はアルカ リ濃度が十分に低いので問題はないが、もし、基板中に 多量のナトリウム等が含まれている場合には、基板中の 可動イオンがTFTに侵入しないように、窒化珪素、酸 化アルミニウム等のパッシベーション膜を形成する必要 がある。

【0006】ついで、アルミニウムやタンタルのような 材料で、被膜を形成し、マスクのでパターニングして、 ゲイト電極202を形成する。特に、ゲイト電極・配線 と上部の配線との短絡を防止するためには、このゲイト 電極202の表面に酸化膜203を形成しておけばよ い、酸化膜の形成方法としては、陽極酸化法が主として

【0007】そして、ゲイト電極202上には、ゲイト 絶縁膜204が形成される。このゲイト絶縁膜204と しては、一般には窒化珪素が用いられるが、酸化珪素で あってもよく、あるいは窒素と酸素が任意の比率で混じ った珪化物であってもよい、また、単層の膜であっても よいし、多層の膜であってもよい。ゲイト絶縁膜204 として窒化珪素膜を使用する場合には、プラズマCVD 法を使用した場合には、プロセス温度が350℃程度に なり、本工程の最高となる。この状態を図2(A)に示 40 す。

【0008】さらに、ゲイト絶縁膜204上には、アモ ルファスシリコン膜が形成される。プラズマCVD法を 使用する場合であれば、基板温度は、250~300℃ が必要とされる。この膜の厚さは、薄い方が望ましく、 通常は10~100nm、好ましくは10~30nmと される。そして、マスクロでパターニングして、アモル ファスシリコン領域205を形成する。このアモルファ スシリコン領域205は、後に、TFTのチャネル形成 領域となる。ここまでの状態を図2(B)に示す。

路は、多結晶シリコン等の多結晶半導体を利用したTF 50 【0009】さらに、全体に鎧化珪素膜を形成して、こ

れをマスク③でパターニングし、エッチングストッパー 206とする。このエッチングストッパー206は、後 の工程で、誤って、チャネル形成領域のアモルファスシ リコン領域205をエッチングしないように設けられる ものである。なぜなら、前述のようにアモルファスシリ コン領域205は、10~100 nmという薄さである からである。また、エッチングストッパーの下部のアモ ルファスシリコン領域205はチャネル形成領域として 機能するので、エッチングストッパー206はできるだ けゲイト電極202に重なるように設計される。しか し、通常のマスク合わせでは多少のずれが生じるので、 ゲイト電極202に十分に重なるだけパターニングされ

【0010】その後、N型もしくはP型の導電型のシリ コンの被膜を形成する。通常のアモルファスシリコンT FTは、Nチャネル型とされる。このシリコンの被膜は アモルファスシリコンでは、あまりにも導電率が低いの で、微結晶状態のシリコン膜とする。N型の微結晶シリ コン膜は、プラズマCVD法で350℃以下の温度で作 製することができる。しかし、それでも抵抗が十分に低 20 くないので、200 nm以上の厚さとする必要があっ た。また、P型の微結晶シリコン膜は著しく抵抗が大き いので用いることができず、したがって、Pチャネル型 TFTをアモルファスシリコンで作製することは困難で あった。

【0011】このようにして形成されたシリコン膜をマ スクのでパターニングし、N型微結晶シリコン領域20 7が形成される。ここまでの状態を図2(C)に示す。 【0012】図2 (C)の状態では、(N型の)微結晶 ので、TFTは機能しない。したがって、これを分断す る必要がある。そこで、マスクロを用いて、これを分断 し、溝208を形成する。もし、エッチングストッパー 206がなければ、誤って下地のアモルファスシリコン 領域205までをもエッチングしてしまう恐れがある。 なぜなら、微結晶シリコン領域207の厚さは、その下 のアモルファスシリコン領域205の数倍から10数 倍、あるいはそれ以上も厚いからである。

【0013】その後、公知の方法によって、配線209 や画素電極210が、マスクの、のを用いて作製され る. この状態を図2(D)に示す.

【0014】以上の方法では、マスクの枚数が7枚とい う多量であるので、歩留りの低下が懸念される。そこ で、以下に示すように、マスク枚数を減らす方法も提案 されている。まず、基板上に第1のマスクを使用して、 ゲイト電極部をパターニングする。その後、ゲイト絶縁 膜を形成し、さらに、アモルファスシリコン膜と窒化珪 素膜(後にエッチングストッパーとなる)を連続的に形 成する。そして、裏面から露光して、ゲイト電極部をマ スクとして窒化珪素膜のみを自己整合的にエッチングし 50 スの簡略化である。例えば、マスクの枚数を従来の方法

てエッチングストッパーを形成する。そして、その上に 微結晶シリコン膜を形成し、第2のマスクを用いて、チ ャネル上方の溝(図2の208に対応)を含むTFTの 領域を形成する。その後、第3、第4のマスクを用い て、配線や電極を形成する。 最終的には図2(D)で示 されるものと同等なものが得られる。このように、セル フアライン工程を駆使することにより、マスク数を3枚 減らすことができる.

#### [0015]

10 【発明が解決しようとする課題】さて、このようにして 形成されたTFTは、図からわかるように、非常に凹凸 の激しいものとなる。これは主に、ゲイト電極部(ゲイ ト電極の酸化物を含む)、エッチングストッパーと微結 晶シリコン領域に起因するものであり、ゲイト電極部の 厚さを300nm、エッチングストッパーの厚さを20 0 nm、微結晶シリコン領域の厚さを300 nmとすれ ば、基板上には800 nmもの凹凸が生じることとな る.

【0016】例えば、液晶表示パネルのアクティブマト リクス回路として使用する場合には、セルの厚さは、5  $\sim 6 \mu$ mの厚さで、 $0.1 \mu$ m以下の精度で制御されて いる。このような条件で、1μmもの凹凸があればセル の厚さの均一性に著しい欠陥を与えることとなる。 【0017】しかし、TFTの凹凸の原因として挙げら れるこれらの要因は、いずれも簡単に低減できるもので はない。すなわち、ゲイト電極部を薄くするためには、 ゲイト電極・配線の抵抗を高くすることとなる。かとい って、抵抗を一定に保つためにゲイト電極の幅(すなわ ちチャネル長)を広くすると、TFTの動作速度が低下 シリコン膜が、エッチングストッパー上で接合している 30 するばかりか、TFT部分の面積が大きくなり、液晶表 示装置に使用する場合には開口率の低下につながる。 【0018】また、エッチングストッパーが薄いと、微 結晶シリコン領域をエッチングしている間に誤って、そ の下のアモルファスシリコン領域までエッチングする可

能性があり、歩留りが低下する。さらに、微結晶シリコ ン領域の厚さが薄いと、TFTのソース/ドレイン領域 の抵抗が大きく、TFTのON/OFF比が低下する。 【0019】さらに、エッチングストッパーは、TFT の完成時にもそのまま残存するが、これに使用される窒 40 化珪素膜は、電荷をトラップする性質を有し、何らかの 理由でここに電荷がトラップされると、その下のアモル ファスシリコン領域20万に不本意なチャネルが形成さ れてしまい、ドレイン電流のリークの要因となる。この 問題点を避けるためには、エッチングストッパーを酸化 珪素と窒化珪素の2層構造とすることが必要であるが、 その場合も酸化珪素膜の厚さは、十分に大きなことが必 要であり、好ましくは100 nm以上が必要である。

【0020】本発明は、このような従来の問題点に鑑み てなされたものであり、本発明の目的の一つは、プロセ

よりも減らすことによって歩留りを向上せしめる。ある いは、成膜工程を減らすことによってスループットを向 上させ、コストを低減させることを目的とする。

【0021】本発明の他の目的は、TFTをより平坦に することである。このことによって、液晶表示パネルに 使用する場合の問題を解決することができるばかりか、 他の応用においても平坦化は重要な技術課題であり、従 来のTFTでは応用が困難であったものにも応用するこ とが可能となる。

#### [0022]

【課題を解決するための手段】上記の諸問題点を解決す るために、本発明は、エッチングストッパーを使用しな い全く新しいTFT作製方法を提案する。また、微結晶 シリコン領域 (ソース/ドレイン) の厚さを薄くするた めにはその抵抗が十分に低くなるようにする. さらに、 本発明では、従来のようにチャネル形成領域となるアモ ルファスシリコン領域(膜)の形成と、ソース/ドレイ ン領域となる微結晶シリコン領域(膜)の形成というよ うな2段階のプロセスを経ずして、1枚のシリコン膜を 形成し、これをある部分はソース/ドレイン領域にある 20 が存在することは何ら問題ではない。 部分はチャネル形成領域に作製し直すという構成を有す

【0023】スループットの向上に際しては、被膜の作 製を少なくすることが最重要課題である。成膜工程は、 成膜に時間を要するだけでなく、チャンバー内のクリー ニングにも同程度の時間を要し、極めて清浄な環境を要 求される現代の半導体プロセスにおいては、チャンバー の掃除の合間に成膜をおこなうというのが実情である。 したがって、厚い被膜を形成するよりも薄い被膜を形成 すること、多層の被膜を形成するより単層の被膜を形成 30 することが、スループットを上げるうえで必要である。 その意味で、成膜工程を削減することは望ましい。

【0024】本発明の1つの技術思想に基づいたTFT は、以下のような構成を有する。まず、逆スタガー型の TFTである。ゲイト電極を覆ってゲイト絶縁膜が形成 され、さらに、半導体膜が形成されているが、そのゲイ ト電極の上方の部分はチャネル形成領域として機能する ように実質的に真性である。その他の部分はN型もしく はP型であり、ソース/ドレインとして機能する。ま た、チャネル形成領域として機能する部分は、アモルフ 40 のアクティブマトリクス回路には適当でない。 ァス、セミアモルファス、微結晶、多結晶、あるいはそ れらの中間状態のいずれをも取りうる。オフ電流を抑え たい場合には、アモルファスが望ましい。一方、ソース /ドレインとして機能する領域は、十分に抵抗の小さな ・多結晶、セミアモルファス、あるいは微結晶である。し かも、本発明では、この領域はレーザーアニールによっ て形成されることを特徴とする。

【0025】このような構成では、被膜の形成は、半導 体膜を1層だけ形成すればよく、量産性が向上する。さ らに、従来の、微結晶シリコンが形成されなければTF 50 【0032】この状態で、最初にイオン注入あるいはイ

Tの凹凸を減らすことができる。もちろん、本発明は、 チャネル形成領域とソース/ドレイン等の不純物領域を ただの1層の半導体膜で形成することを要求するのでは なく、コストと特性を考慮して、素子の特性をより向上 させるために多層としてもよいことは言うまでもない。 【0026】さらに、本発明の別の技術思想に基づいた TFTは、チャネル形成領域の上部にエッチングストッ パーを有しないことを特徴とする。少なくとも窒化珪素

あるいは類似の電荷トラップの性質を有する材料がチャ 10 ネル形成領域に密着、あるいは薄い(100 nm以下) 絶縁膜を介して存在しないことを特徴とする。

【0027】エッチングストッパーが存在することは、 TFTの凹凸の重要な要因であり、エッチングストッパ 一が窒化珪素のごとき材料で構成されている場合には、 ドレイン電流のリークも生じる。本発明の上記の技術思 想によって、このような問題点が解決される。

【0028】もちろん、本発明のこの技術思想がチャネ ル形成領域の上に何の物体も存在しないことを要求する のではなく、上記の問題点を露顕せしめない程度の物体

【0029】本発明のTFTの作製は図1に示される方 法によっておこなわれるが、もちろん、この工程図に必 要な変更が加えられることはありうる。図に示すよう に、耐熱性無アルカリガラス(例えばコーニング705 9) 基板101上に、ゲイト電極102がマスクのによ ってパターニングされる。必要によっては、図1に示す ようにゲイト電極の表面に酸化膜103を形成して、絶 縁性を高めてもよい。さらに、ゲイト絶縁膜104を形 成する。こうして、図1(A)を得る。

【0030】次に、アモルファス、セミアモルファス、 微結晶、多結晶、あるいはそれらの中間状態のシリコン の薄膜を形成し、マスクのによってパターニングをおこ ない、半導体領域105を形成する。実際には、成膜温 度とオフ電流を考慮してアモルファスシリコン膜を形成 する場合が多いが、レーザーアニール等の低温結晶化技 術を使用して多結晶、あるいはセミアモルファスシリコ ンとしてもよい。しかし、多結晶シリコンやセミアモル ファスシリコンを使用した場合には、電界移動度が大き くなるが、オフ電流も大きくなるので、液晶表示パネル

【0031】次いで、レーザー光に対してマスク材とな るような被膜、例えば珪素の多い窒化珪素膜(厚さ50 nm以上が好ましい)を形成して、これをマスクのにて パターニングする。このときには、窒化珪染膜の上にフ ォトレジストを残存させてもよい、すなわち、図1 (C)において、106が窒化珪素膜であり、107が フォトレジストである。後のイオン注入の工程を想定し て、フォトレジストの厚さは、100nm以上、好まし くは500mm以上とする。

オンドープ等の方法によって、半導体領域105に選択 的に不純物を注入する。こうして、不純物領域108が 形成される。しかしながら、この不純物注入によって半 導体膜中には、非常に大きな欠陥が生じてしまい、もは や半導体としては機能しなくなる。そこで、レーザー光 を上方から照射して結晶化をおこなう。このレーザーア ニール工程では、そのレーザー光のパルス幅やエネルギ 一密度を適当に制御することによって、極めて単結晶状 態に近い多結晶状態からセミアモルファス状態まで様々 な状態のシリコンを形成することが出来る。

【0033】もし、窒化珪素膜106が存在しない場合 にはレーザー光は、不純物のドープされていないチャネ ル形成領域として機能する領域まで到達し、その部分を 結晶化させる。窒化珪素膜が存在する場合には、それに よって光が多く吸収され、結晶化はおこらず、最初の状 態が保たれる。

【0034】チャネル領域がレーザー光によって結晶化 することは、移動度が増大するという点からは好ましい ことのように思えるが、現在のレーザー技術では、レー ザーのショットのエネルギーのばらつきによって、結晶 20 化の程度のばらつきが極めて大きく、移動度がまちまち のTFTが形成されてしまう。

【0035】一定の移動度のTFTだけが要求される場 合には何ら問題はないが、移動度として一定の下限値を 満足させ、さらにオフ電流も一定の上限値を満足させる となると条件は極めて厳しくなる。なぜならば、移動度 の大きなTFTでは、一般的にオフ電流も大きくなるか らである。例えば、液晶表示パネルのアクティブマトリ クス回路においては、移動度だけでなく、オフ電流も重 要なファクターであるので、粒のそろったTFTが要求 30 される。したがって、そのような場合には、むしろ移動 度は、低くてもオフ電流の低いアモルファスシリコンあ るいはそれに近い材料でできたTFTが望まれる。した がって、本発明においても、そのような目的の場合に は、レーザー光が誤ってチャネル形成領域に入らないよ うにしなければならない。

【0036】このドーピング工程は、レーザードーピン グによっておこなってもよい。 レーザードーピングと は、不純物を含有する雰囲気中に試料を置き、そこにレ ーザー光もしくはそれと同等な強光を照射することによ 40 って、試料表面を加熱、活性化せしめ、さらに不純物が スを分解して、試料表面に拡散させる方法である。不純 物ガスとしては、N型を付与する場合にはPH3(フォ スフィン)が、P型を付与する場合にはBa Ha (ジボ ラン〉が一般によく使用される。

【0037】本発明人等の知見によると、レーザー照射 時には、試料を250~500℃程度に加熱しておくと 不純物の拡散が試料内部にまで進行し、不純物濃度も十 分大きくすることができた。チャネル形成領域をアモル

料を置くことは望ましくなく、また、ガラス基板にも制 約が加わることから、250~350℃程度の加熱にと どめることが望ましい。また、レーザードーピングをお こなう場合には、フォトレジストマスク107は必ずし も必要でない。イオン注入のようなドーピング法では、 注入される高エネルギーイオンが誤ってチャネル形成領 域に入らないように、イオンエネルギーを十分に波衰さ せられるだけの十分な厚さのフォトレジスト等のマスク が必要なのであるが、レーザードーピングは一種の熱拡 10 散法であるので、窒化珪素マスク106のような熱的な 拡散に対して十分なマスク作用を有する材料のマスクだ けで十分である。レーザードーピング技術の詳細につい

に記述されている。 【0038】 このようにドーピングをおこなった後、 窒 化珪素膜106とフォトレジスト (大抵の場合、レーザ 一光の照射によって蒸発してしまう)107を除去し、 公知の方法によって、配線110やITOの画案電極1 11を、マスクのおよびのによって形成する。以上の工 程によって必要なマスクは、合計5枚であるが、従来の ようにセルフアライン方式を駆使することによって4枚 まで低減できる。すなわち、ゲイト電極の形成に1枚、 半導体領域の形成に1枚、画素電極と配線の形成に計2

ては、本発明人等の発明である特顯平3-283981

【0039】図1 (D) から明らかなように、本発明に よるTFTは、従来のTFTに比べて凹凸が小さい。こ れは、凹凸の主な要因が、ゲイト電極部の凹凸だけだか らである。半導体領域105の厚さは、極めて薄く、従 来のTFTと同様に10~100nmであるので、大し た寄与をしない。

枚を必要とする。 窒化珪素膜106等のパターニングに

は、ゲイト電極をマスクとする裏面露光をおこなって対

処する。

【0040】このように半導体領域、すなわちソース/ ドレインが薄くても良いのは、該領域の不純物濃度が十 分大きく、かつその結晶性が良好だからであり、つまる ところ、レーザーアニールあるいはレーザードーピング によって本発明の特徴がもたらされたのである,また、 本発明では、従来のようにエッチングストッパーは、存 在せず、また、本発明で使用されるマスク材も、TFT 完成後は残存することは、必要とされないので、TFT の凹凸は、著しく減少する。

【0041】本発明によって、従来のアモルファスシリ コンTFTで主として作製されたNチャネルTFT(N TFT) 以外に、従来の技術では困難であった実用的な PチャネルTFT (PTF/T) も作製できるようになっ た。すなわち、従来はチャネル領域のアモルファスシリ コン中のホールの移動度が電子の移動度に比べて小さい のに加えて、ソース/ドレインの十分に抵抗の低いP型 シリコンが得られなかったためにPTFTは現実的では ファスシリコンに保つためには、あまり高温の状態に試 50 なかったのであるが、本発明によって、P型シリコンの 抵抗をN型シリコンに匹敵するだけ低くすることが可能 となったために、実際に素子として機能するPTFTが 作製できるようになったのである。

【0042】したがって、相補型MOS回路(CMOS 回路)をアモルファスシリコンTFTあるいは低温作製 TFTによって構成することが可能となった。従来、T FTを使用したCMOS回路は、1000℃以上の温度 で石英基板上に形成される高温作製TFTか、600℃ 程度の温度で無アルカリガラス基板上に形成される中温 作製TFTに限られていた。最高プロセス温度が350 10 ℃程度のTFTによって構成されたCMOS回路は、従 来、不可能と思われていた。

【0043】図3にはその例を示す、図1に示した方法 と同じように、基板301上にNTFTのゲイト電極3 02とPTFTのゲイト電極303とを第1のマスクに よって形成し、その後、必要によっては、ゲイト電極の 表面を陽極酸化法によって酸化して、ゲイト絶縁膜30 4を形成する。さらに、第2のマスクを使用してNTF Tの半導体領域305とPTFTの半導体領域306と を形成する。

【0044】半導体領域は結晶性の良好なものほど、P TFTの移動度が大きなものが得られる。CMOSとし て機能させるには、NTFTの移動度とPTFTの移動 度があまりに違いすぎてはよくない。移動度の大きなP TFTを得るためには、被膜の作製温度を高くすると良 いが、基板の制約等の条件からむやみに成膜温度は上げ られない。しかし、基板温度350℃程度でもジシラン やトリシランのようなポリシランを用いて被膜を形成す ると、見掛けの上では、アモルファスではあるが、移動 度がNTFTの数分の1程度のものが得られる。また、 プラズマCVD法で被膜を形成したのち、水素雰囲気で 300~350℃程度で、24時間以上のアニールをお こなってもよい。

【0045】その後、窒化珪素のマスク307と308 とを、第3のマスクを使用してパターニングする。もち ろん、先に示したようにゲイト電極をマスクとする裏面 露光法によって、セルフアライン的に、この窒化珪素マ スクを形成してもよい。その場合には、第3のマスクは 不要である。このようにして得られた素子の断面図を図 3 (A) に示す。

【0046】その後、まず、PTFTの領域に第4のマ スクを使用してフォトレジストのマスク309を形成 し、図3(B)に示すように、フォスヒンPH3 の雰囲 気中でレーザーを照射する。こうしてNTFT(左側) の不純物領域310を形成する。さらに、今度はNTF Tの領域に第5のマスクを使用してフォトレジストのマ スク311を形成し、図3(C)に示すように、ジボラ ンB2 H6 の雰囲気中でレーザーを照射し、PTFT (右側)の不純物領域312を形成する。いずれのレー ザードーピングの工程においても、窒化珪素マスクによ 50 象によって、ゲイト電極部の上方と凸部では、レーザー

ってレーザー光が吸収されるので、チャネル形成領域3 13、314は結晶化しない。

【0047】その後、図3(C)に示すように、公知の 金属配線技術(第6のマスクを使用)によって、金属配 線(アルミニウム等)315、316、317を形成す ればNTFT318とPTFT319からなるCMOS 回路が形成される。

【0048】上記のプロセスにおいては、6枚のマスク を使用するが、窒化珪素マスク307、308を作製す る際に裏面露光技術を用いれば、1枚のマスクが削減さ れる。また、レーザードーピングの工程は、公知のイオ ン注入法やイオンドーピング法によってもおこなうこと ができる。また、不純物領域の形成に際し、特に、不純 物濃度の微妙な制御が可能なイオン注入法やイオンドー ピング法によってもおこなう場合には、NTFTの不純 物領域とPTFTの不純物領域を分けて作製するのでは なく、最初に、いずれかの導電型の不純物領域を全ての TFTに於いて形成し、その後、特定のTFTだけに逆 の導電型とすることも可能である。その場合には、さら 20 にマスクが1枚削減される。しかしながら、この方法 は、不純物濃度の制御がレーザードーピングでは難し

【0049】レーザードーピングにて、このような方法 をおこなおうとすれば、最初に基板温度を若干低めに設 定して、全TFTに対して、ある導電型の不純物領域を 形成し、次に、基板温度を上げて、特定のTFTだけに 逆の導電型のドーピングをおこなうことによって対応で きる。なぜなら、基板温度が高くなるほど、ドーピング される不純物濃度が大きくなるからである。

【0050】本発明では、特にレーザードーピングに関 30 しては、図4に示すような方法も可能である。この方法 では裏面からレーザー光を照射することによって、ゲイ ト電極部をマスクとして、セルフアライン的にドーピン グをおこなうものである。

【0051】まず、図1の場合と同様に、レーザー光を 透過する基板401上にマスクのを使用して、ゲイト電 極402を形成する,必要に応じてその酸化物403を 形成し、さらに、ゲイト絶縁膜404を形成する。そし て、マスクロを用いて、半導体領域405をパターニン - グする。(図4(A)、(B))

【0052】次いで、基板の裏面からレーザー光を照射 する。このとき、レーザー光は、図4(C)に示すよう に基板中では平行に進行するが、ゲイト電極部は凹凸が あるため、レーザー光は屈折し、また、ゲイト電極等で 回折し、平行度が損なわれる。加えて、このような凹凸 部では、レーザーの透過する部分(酸化物層403やゲ イト絶縁膜404)においては、レーザー光が他の部分 に比べて多く吸収される。その結果、単にゲイト電極に よってマスクされるだけでなく、上記のような複雑な現

こでは詳述しない。

光の強度は、著しく低下し、もはやレーザードーピング がおこなわれることはない。したがって、初期の状態が 保たれ、チャネル形成領域406となる。

【0053】一方、その他の部分では、レーザードービ ングがおこなわれ、不純物領域407が形成される。そ の後、マスク③、④によって金属配線409と画素電極 410等を形成すればよい。

【0054】この方法は、他の方法に比べて、工程が極 めて簡単である。すなわち、マスク数は、図1の方法で 裏面露光のセルフアラインプロセスを採用した場合と同 10 じく4枚である。また、図1の方法と違い、マスク(例 えば図1の106)を形成する露光工程が1つ減る。当 然のことながら、マスクに用いる窒化珪素膜等を形成す る工程は不要である。また、これが本方法の最大の特徴 であるのだが、ソース/ドレインとゲイト電極の重なり が少なく、寄生容量を抑えることができる。

【0055】しかしながら、本方法では、基板にレーザ 一光に対して透明なものを使用しなければならない。コ ーニング7059ガラス基板は、理想的な無アルカリガ ラスであるが、紫外線の透明度がよくないので、エキシ 20 マーレーザーによってレーザードーピングをおこなうに は不適当である。あえて、コーニング7059ガラスを 使用せんとすれば、レーザーの波長を長いもの(例えば アルゴンイオンレーザーやNd: YAGレーザー等)に する必要がある。さらには、エキシマーレーザー光を非 線型光学効果によって、波長を2倍あるいはそれ以上の 長さとすることも可能である。

# [0056]

【実施例】〔実施例1〕 本実施例は図5に示す作製工 程にしたがって形成された。作製工程断面図は図1に対 30 応する。ただし、図1の金属配線・電極110形成工程 までで、ITO画素電極111形成の工程は含まれな い。ゲイト電極は、タンタルであり、ゲイト電極の表面 には、工程5において厚さ約200mmの陽極酸化膜を 形成して絶縁性を向上せしめた。不純物のドーピング手 段には、イオンドーピング法を用いた。本工程で使用さ れているマスクの枚数は4枚である。全工程は26工程 からなる.

【0057】図5~図10において、『スパッタ』は、 D法、『RIE』は、反応性イオンエッチング法を意味 する。また、これらの手法の後に:に続いて書かれてい るのは、膜厚、使用ガス等である。

【0058】本実施例に対応する従来の作製工程は断面 図は図2に、工程図は図9に示されるが、ここでは、使 用されるマスクの枚数は6枚であり、全工程は29工程 からなる.

【0059】以下、工程図にしたがって、本実施例を詳 細に説明する、基板としては、コーニング7059ガラ ス(図1の101)を使用した。これを洗浄し(工程

 その上にスパッタ法でタンタル膜を厚さ200 n m形成した(工程2)。そして、これをマスクロでパタ ーニングレ(工程3)、混酸(5%の硝酸を含む燐酸) でエッチングした(工程4)、その後、タンタルゲイト 電極 (図1の102) に通電して陽極酸化をおこない、 最大で250Vまで電圧を上げて、陽極酸化膜(図1の 103)を厚さ200nm形成した(工程5). 陽極酸 化の手法については、特願平3-237100号もしく は特願平3-238713号に記述されているので、こ

【0060】その後、レジストを除去し(工程6)、ゲ イト絶縁膜である窒化珪素膜(図1の104)をプラズ マCVD法によって厚さ200nm形成した(工程 7) . このときの基板温度は300℃とした。そして、 基板洗浄(工程8)後、プラズマCVD法によって厚さ 30nmのアモルファスシリコン膜を形成した(工程 9) このときの基板温度は300℃とした。

【0061】そして、マスクのによって、半導体領域の パターニングをおこない(工程10)、アモルファスシ リコン膜をCF、を反応ガスとする反応性イオンエッチ ング法によってエッチングして (工程11)、半導体領 域(図1の105)を形成した。残ったレジストは除去 し(工程12)、基板を洗浄した(工程13)。

【0062】その後、厚さ200mmの窒化珪素膜をプ ラズマCVD法によって形成した(工程14)。このと きの基板温度は、300℃とした。そして、マスクロに よって、窒化珪素マスクのパターニングをおこない(工 程15)、窒化珪素膜をバッファー弗酸でエッチングし て(工程16)、窒化珪素マスク(図1の106)を形 成した。窒化珪素マスクの上には、厚さ約500 nmの レジスト(図1の107)が残った。

【0063】ついで、イオンドーピング法によって、1 ×10<sup>14</sup> c m<sup>-2</sup>のドーズ量のリンイオンを10 k e Vの 加速エネルギーで打ち込み(工程17)、不純物領域 (図1の108)を形成した。その後、基板を洗浄し (工程18)、残存したレジストを除去した(工程1 9).

【0064】その後、XeClエキシマーレーザーによ ってレーザーアニールをおこない(工程20)、窒化珪 スパッタリング成膜法、『PCVD』は、プラズマCV 40 素マスク(図1の106)をバッファー弗酸でエッチン グレて除去した(工程21)、その後、基板を洗浄した (工程22)。

> 【0065】そして、アルミニウム被膜をスパッタ法に よって、厚さ400mm形成し(工程23)、アルミニ ウム配線をマスクΦによってパターニングし(工程2 4)、さらに、混酸によってアルミニウム被膜をエッチ ングして(工程25)、アルミニウム配線(図1の11 0)を形成した。残存したレジストは除去した(工程2 6) ,以上の工程を経てNTFTが作製された。

50 【0066】 [実施例2] 本実施例は、図6に示す作

製工程にしたがって形成された。作製工程断面図は、裏 面露光技術を用いる点を除けば図1に対応する。ただ し、図6に示されているのは、実施例1と同様、図1の 金属配線・電極110形成工程までの工程である。ゲイ ト電極は、アルミニウムであり、ゲイト電極の表面に は、工程5において厚さ約200mmの陽極酸化膜を形 成して、絶縁性を向上せしめた、窒化珪素マスクの形成 には、裏面露光技術を用いた。不純物のドーピング手段 には、イオンドーピング法を用いた。本工程で使用され ているマスクの枚数は、裏面露光技術によって、1枚削 10 減され、3枚である。全工程は26工程からなる。

【0067】本実施例に対応する従来の作製工程は図1 0に示されるが、ここでは、使用されるマスクの枚数は 3枚であり、全工程は23工程からなる。

【0068】以下、工程図にしたがって、本実施例を詳 細に説明する。基板としては、コーニング7059ガラ ス(図1の101)を使用した。これを洗浄し(工程 1)、その上に、スパッタ法でアルミニウム膜を厚さ4 00nm形成した(工程2)。そして、これをマスクの でパターニングし(工程3)、混酸(5%の硝酸を含む 20 燐酸)でエッチングした(工程4)。その後、アルミニ ウムゲイト電極(図1の102)に通電して陽極酸化を おこない、最大で250Vまで電圧を上げて、陽極酸化 膜(図1の103)を厚さ200mm形成した(工程 5).

【0069】その後、レジストを除去し(工程6)、ゲ イト絶縁膜である窒化珪素膜(図1の104)をプラズ マCVD法によって厚さ200nm形成した(工程 7)。このときの基板温度は300℃とした。そして、 さ30 n mのアモルファスシリコン膜を形成した(工程 9).このときの基板温度は300℃とした。

【0070】そして、マスクのによって、半導体領域の パターニングをおこない(工程10)、アモルファスシ リコン膜をCF4 を反応ガスとする反応性イオンエッチ ング法によってエッチングして(工程11)、半導体領 域(図1の105)を形成した。残ったレジストは除去 し(工程12)、基板を洗浄した(工程13)。

【0071】その後、厚さ200nmの窒化珪素膜をプ ラズマCVD法によって形成した(工程14)。このと 40 きの基板温度は300℃とした。そして、レジストを塗 布した状態で基板の裏面から露光し、ゲイト電極をマス クとしてセルフアライン的に窒化珪素マスクのパターニ ングをおこない(工程15)、窒化珪素膜をバッファー 弗酸でエッチングして(工程16)、窒化珪素マスク (図1の106)を形成した。 窒化珪素マスクの上に は、厚さ約500 nmのレジスト(図1の107)が残

【0072】ついで、イオンドーピング法によって、1 ×10<sup>14</sup> c m<sup>-2</sup>のドーズ量のリンイオンを10ke Vの 50 し(工程12)、基板を洗浄した(工程13)。

加速エネルギーで打ち込み(工程17)、不純物領域

(図1の108)を形成した。その後、基板を洗浄し (工程18)、残存したレジストを除去した(工程1 9).

14

【0073】その後、XeC1エキシマーレーザーによ ってレーザーアニールをおこない(工程20)、窒化珪 素マスク(図1の106)をバッファー弗酸でエッチン グして除去した(工程21)。その後、基板を洗浄した (工程22)。

【0074】そして、アルミニウム被膜をスパッタ法に よって、厚さ400nm形成し(工程23)、アルミニ ウム配線をマスクのによってパターニングし(工程2 4)、さらに、混酸によってアルミニウム被膜をエッチ ングして(工程25)、アルミニウム配線(図1の11 0)を形成した、残存したレジストは除去した(工程2 6).以上の工程を経てNTFTが作製された。

【0075】〔実施例3〕 本実施例は、図7に示す作 製工程にしたがって形成された。作製工程断面図は図4 に対応する。ただし、図7に示されているのは、図4の 金属配線・電極409形成工程までの工程である。ゲイ ト電極は、アルミニウムであり、ゲイト電極の表面に は、工程5において厚さ約200mmの陽極酸化膜を形 成して絶縁性を向上せしめた。不純物のドーピング手段 には、裏面からのレーザー光照射によるレーザードーピ ング技術を用いた。本工程で使用されているマスクの枚 数は3枚である.全工程は19工程からなる.

【0076】以下、工程図にしたがって、本実施例を詳 細に説明する。基板としては、コーニング7059ガラ ス(図4の401)を使用した。これを洗浄し(工程 基板洗浄(工程8)後、プラズマCVD法によって、厚 30 1)、その上に、スパッタ法でアルミニウム膜を厚さ4 00nm形成した(工程2)。そして、これをマスクO でパターニングし(工程37)、混酸(5%の硝酸を含む 燐酸) でエッチングした (工程4)。 その後、アルミニ ウムゲイト電極(図4の402)に通電して陽極酸化を おこない、最大で250Vまで電圧を上げて、陽極酸化 膜(図4の403)を厚さ200mm形成した(工程 5).

> 【0077】その後、レジストを除去し(工程6)、ゲ イト絶縁膜である窒化珪素膜(図4の404)をプラズ マCVD法によって厚さ200nm形成した(工程 7)。このときの基板温度は300℃とした。そして、 基板洗浄(工程8)後、プラズマCVD法によって厚さ 30 nmのアモルファスシリコン膜を形成した(工程 9) このときの基板温度は300 Cとした。

> 【0078】そして、マスク②によって、半導体領域の パターニングをおこない(工程10)、アモルファスシ リコン膜をCF。を反応ガスとする反応性イオンエッチ ング法によってエッチングして(工程11)、半導体領 域(図4の405)を形成した。残ったレジストは除去

【0079】その後、フォスヒン雰囲気中でXeClエ キシマーレーザー光を基板の裏面から露光し、ゲイト電 極をマスクとしてセルフアライン的に半導体領域のレー ザードーピングをおこなった(工程14)、XeClエ キシマーレーザーは、波長が308nmであるので、コ ーニング7059ガラスでも透過することが出来た。レ ーザードーピング中の基板温度は300℃としたその 後、基板を洗浄した(工程15)。

【0080】そして、アルミニウム被膜をスパッタ法に よって、厚さ400nm形成し(工程16)、アルミニ 10 のを用いてNTFTのパターンを形成した(工程1 ウム配線をマスクΦによってパターニングし (工程1) 7)、さらに、混酸によってアルミニウム被膜をエッチ ングして(工程18)、アルミニウム配線(図4の40 9)を形成した。残存したレジストは除去した(工程1 9).以上の工程を経てNTFTが作製された。

【0081】〔実施例4〕 本実施例は、CMOS回路 形成のためのもので、図8に示す作製工程にしたがって 形成された。作製工程断面図は図3に対応する。ゲイト 電極は、アルミニウムであり、ゲイト電極の表面には、 工程5において厚さ約200mmの陽極酸化膜を形成し 20 て絶縁性を向上せしめた。不純物のドーピング手段に は、レーザードーピング技術を用いた。ドーピングに際 しては、同じ基板上にNTFTの領域とPTFTの領域 を別々に形成した。本工程で使用されているマスクの枚 数は6枚である.全工程は32工程からなる.

【0082】以下、工程図にしたがって、本実施例を詳 細に説明する。基板としては、コーニング7059ガラ ス(図3の301)を使用した。これを洗浄しく工程 1)、その上にスパッタ法でアルミニウム膜を厚さ40 Onm形成した(工程2)。そして、これをマスクΦで 30 バターニングし(工程3)、混酸(5%の硝酸を含む燐 酸) でエッチングした (工程4). その後、アルミニウ ムゲイト電極(図3の302および303)に通電して 陽極酸化をおこない、最大で250Vまで電圧を上げ て、陽極酸化膜を厚さ200 nm形成した(工程5)。 陽極酸化の手法についてはここでは詳述しない。

【0083】その後、レジストを除去し(工程6)、ゲ イト絶縁膜である窒化珪素膜(図3の304)をプラズ マCVD法によって厚さ200nm形成した(工程 7).このときの基板温度は300℃とした。そして、 基板洗浄(工程8)後、プラズマCVD法によって厚さ 30 nmのアモルファスシリコン膜を形成した (工程 9)このときの基板温度は250℃とした。

【0084】そして、マスクロによって、半導体領域の パターニングをおこない (工程10)、アモルファスシ リコン膜をCF。を反応ガスとする反応性イオンエッチ ング法によってエッチングして(工程11)、半導体領 域(図3の305および306)を形成した。残ったレ ジストは除去し(工程12)、基板を洗浄した(工程1 3).

16

【0085】その後、厚さ200 n mの窒化珪素膜をプ ラズマCVD法によって形成した(工程14).このと きの基板温度は300℃とした。そして、マスク母を使 用して窒化珪素マスクのパターニングをおこない(工程 15)、窒化珪素膜をバッファー弗酸でエッチングして (工程16)、窒化珪素マスク(図3の307および3 08)を形成した。窒化珪素マスクの上のレジストは除 去した(工程17)。

【0086】ついで、基板洗浄後(工程18)、マスク 9). このとき、PTFTはレジスト(図3の309) によって覆われている。この状態でフォスヒン雰囲気に おいてレーザードーピング法によってリンのドーピング をおこなった(工程20)、こうして、N型の不純物領 域(図3の310)を形成した。レーザードーピング終 了後、残存したレジスト(図3の309)を除去し(工 程21)、基板洗浄した(工程22)。

【0087】同様に、マスク50を用いてPTFTのパタ ーンを形成した(工程23)、このとき、NTFTは、 レジスト(図3の311)によって覆われている。この 状態でジボラン雰囲気において、レーザードーピング法 によってホウソのドーピングをおこなった(工程2 4)。こうして、P型の不純物領域(図3の312)を 形成した。レーザードーピング終了後、残存したレジス ト (図3の311)を除去し (工程25)、基板洗浄し た(工程26)。 さらに、、 窒化珪素マスク(図3の3) 07および308)をバッファー弗酸でエッチングして 除去した(工程27)。その後、基板を洗浄した(工程

【0088】そして、アルミニウム被膜をスパッタ法に よって、厚さ400nm形成し(工程29)、アルミニ ウム配線をマスク⑥によってパターニングし(工程3 0)、さらに、混酸によってアルミニウム被膜をエッチ ングして(工程31)、アルミニウム配線(図3の31 5、316、317)を形成した、残存したレジストは 除去した(工程32)。以上の工程を経てNTFTが作 製された。

#### [0089]

【発明の効果】本発明による効果は、以上の記述から明 40 らかなように、工程の簡略化に特徴がある。のみなら ず、ソース、ドレイン領域のシート抵抗が小さいために 品質のよい(例えば、高速性に優れることやしきい値電 圧が小さいこと等)TFTを提供できることである。こ のように本発明は、産業上有益である。

#### 【図面の簡単な説明】

【図1】本発明によるTFTの作製方法の断面図を示 寸.

【図2】従来のTFT作製方法の断面図を示す。

【図3】本発明によるTFTの作製方法の断面図を示 50 す。

# **Best Available Copy**

	(10)	待開2000-164883
1 7		18
【図4】本発明によるTFTの作製方法の断面図を示	102	ゲイト電極
<b>す.</b>	103	ゲイト電極の表面酸化物
【図5】本発明によるTFTの作製工程図を示す。	104	ゲイト絶縁膜
【図6】本発明によるTFTの作製工程図を示す。	105	半導体領域
【図7】本発明によるTFTの作製工程図を示す。	106	<b>窒化珪素マスク</b>
【図8】本発明によるTFTの作製工程図を示す。	107	フォトレジストマスク
【図9】従来法によるTFTの作製工程図を示す。	108	不純物領域
【図10】従来法によるTFTの作製工程図を示す。	109	チャネル形成領域
【符号の説明】	110	金属配線
1 ∩ 1 単版	10 1 1 1	画表纸版(ITO)